JEDEC 与 OCP 推出全新 Chiplet 设计套件，涵盖组装、基板、材料及测试四大模块

IT之家 2 月 28 日消息，开放计算项目（OCP），与 JEDEC 固态存储协会今日宣布推出全新 Chiplet 设计套件，可与现有的 EDA 工具搭配使用，涵盖组装、基板、材料及测试四大模块。

该套件深度集成至 JEDEC JEP30 标准，为异构芯粒（IT之家注：即 Chiplet）的系统级封装（SiP）设计与制造提供标准化工具链，标志着开放芯片经济迈入可编程化协作新阶段。

组装设计套件

标准化规则：定义几何形状、层叠结构、互连方案及封装工艺的公差标准

核心价值：解决不同制程 / 厂商芯粒的物理兼容性问题，降低集成复杂度

基板设计套件

跨工艺适配：支持 2.5D 中介层、3D 堆叠等先进封装技术

性能优化：通过互连密度与信号完整性模型，提升基板布线效率

材料设计套件

关键参数：定义介电常数、导热系数、机械强度等材料属性评估框架

应用场景：覆盖基板、再分布层（RDL）、热界面材料（TIM）选型验证

测试设计套件

可测试性标准：统一测试元件定义、流程要求及制造测试规范

创新支持：兼容芯粒内建自测试（BIST）与第三方 IP 验证

 
举报 收藏 打赏 评论 0
版权声明 本文仅代表作者观点，不代表本站立场。
如遇本文系为网络转载到本站发表，图片或文章有版权问题的请联系客服确认后会立即删除文章。
如遇本文系作者授权本站发表，未经许可，不得转载。

--结束END--

有问题投稿请发送至: 邮箱/

本文标题: JEDEC 与 OCP 推出全新 Chiplet 设计套件，涵盖组装、基板、材料及测试四大模块

本文链接: http://lizhi2001.shop.xyrl.com/news/show-299052.html (转载时请保留)

测试账号勿联

去ta空间
今日推荐
新闻举报 返回首页
浙ICP备19001410号-1

免责声明

本网站（以下简称“本站”）提供的内容来源于互联网收集或转载，仅供用户参考，不代表本站立场。本站不对内容的准确性、真实性或合法性承担责任。我们致力于保护知识产权，尊重所有合法权益，但由于互联网内容的开放性，本站无法核实所有资料，请用户自行判断其可靠性。

如您认为本站内容侵犯您的合法权益，请通过电子邮件与我们联系：675867094@qq.com。请提供相关证明材料，以便核实处理。收到投诉后，我们将尽快审查并在必要时采取适当措施（包括但不限于删除侵权内容）。本站内容均为互联网整理汇编，观点仅供参考，本站不承担任何责任。请谨慎决策，如发现涉嫌侵权或违法内容，请及时联系我们，核实后本站将立即处理。感谢您的理解与配合。

合作联系方式

如有合作或其他相关事宜，欢迎通过以下方式与我们联系：